

SIMULAÇÃO DE MEMÓRIAS CACHE NO FRAMEWORK T&D-BENCH COM O OBJETIVO DE ENSINO

Daniel Westerlund (BIC/UCS), Sandro Neves Soares - Deptº de Engenharia e Informática/Centro de Ciências Exatas, da Natureza e de Tecnologia/CARVI/UCS - dwesterl@ucs.br

A atividade de exploração do espaço de projeto incorporou-se ao fluxo de projeto dos atuais processadores de alto desempenho e de sistemas embarcados para auxiliar os projetistas no tratamento da complexidade inerente ao processo contemporâneo de projeto de sistemas computacionais. A exploração do espaço de projeto é a rápida avaliação de alternativas para a escolha das mais adequadas, segundo as especificações de desempenho, área, potência e custo, previamente estabelecidas. A exploração do espaço de projeto é importante também no ensino de Arquitetura de Computadores, pois a Arquitetura de computadores, se ela pode ser considerada uma ciência, é uma ciência de trade-offs, centrada na análise de vantagens e desvantagens das escolhas disponíveis. O trabalho desenvolvido apresenta um experimento de exploração do espaço de projeto de memórias cache, destinado ao ensino de Arquitetura de Computadores. O experimento foi executado usando-se o modelo de processador didático Neander do framework T&D-Bench. O framework T&D-Bench foi criado para a exploração do espaço de projeto de processadores em ensino e em pesquisa. Ele disponibiliza uma metodologia que prevê um processo de modelagem simplificado e rápido, adequado para ser usado por educadores, estudantes e, também pesquisadores. Nele, estão disponíveis diversos modelos de processadores, dentre os quais o modelo do processador didático Neander. O experimento realizado trata-se da execução de diferentes programas em diferentes configurações da memória cache que foi inserida no modelo básico do processador Neander. Após cada rodada de simulação, o número de ciclos de relógio para a execução do programa, bem como o número de hits e de misses, permitem a constatação e a proposição de discussões acerca das vantagens e das desvantagens do aumento de tamanho da memória cache e do uso dos mapeamentos direto, associativo e associativo por conjuntos na implementação das caches.

Palavras-chave: exploração do espaço de projeto, ensino de Arquitetura de Computadores, memórias cache

Apoio: UCS